全志T3FPGA国产核心板PangoDesignSuite的

　　本文主要基于紫光同创PangoDesignSuite（PDS）开发软件，演示FPGA程序的加载、固化，以及程序编译等方法。适用的开发环境为Windows71064bit。
　　测试板卡为全志T3LogosFPGA核心板，它是一款基于全志科技T3四核ARMCortexA7处理器紫光同创LogosPGL25GPGL50GFPGA设计的异构多核全国产工业核心板，ARMCortexA7处理单元主频高达1。2GHz。核心板CPU、FPGA、ROM、RAM、电源、晶振、连接器等所有器件均采用国产工业级方案，国产化率100。
　　核心板内部T3与Logos通过SPI、CSI、I2C通信总线连接，并通过工业级B2B连接器引出LVDSDISPLAY、RGBDISPLAY、MIPIDSI、TVOUT、TVIN、CSI、GMAC、EMAC、USB、SATA、SDIO、UART、SPI、TWI等接口及FPGAIO引脚，支持双屏异显、Mali400MP2GPU、1080P45fpsH。264视频硬件编解码。核心板经过专业的PCBLayout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
　　FPGA程序位于产品资料Demo目录，请将对应的FPGA程序拷贝至Windows非中文路径下。下表为Demo目录的FPGA程序目录结构及主要文件说明。
　　表1
　　目录
　　文件目录
　　说明
　　bin
　　xxx。sbit
　　可执行程序（BitStramFile文件），用于在线加载
　　xxx。sfc
　　可执行程序，用于固化至SPIFLASH
　　project
　　xxxpgl25gxxxpgl50g
　　constraints
　　约束文件目录
　　hdl
　　Verilog源码文件目录
　　xxx。pds
　　PangoDesignSuite工程文件
　　按照本文档操作前，请先参考软件安装相关文档安装PangoDesignSuite，并将评估板通过配套的FPGA下载器正常连接至PC机。程序加载
　　本小节以ledflash案例为例，演示程序加载方法。打开Windows的设备管理器，查看并确认FPGA下载器已正常连接至PC机。
　　图1
　　双击PangoDesignSuite安装目录下C：pangoPDS2021。1SP7。1bincdtcfg。exe，打开FabricConfiguration界面。
　　图2
　　图3
　　将评估板上电，鼠标右键点击FabricConfiguration界面空白处，选择ScanDevice选项，通过FPGA下载器扫描并连接FPGA设备。
　　图4
　　连接成功后，将出现FPGA芯片图标，并自动弹出FPGA程序选择窗口，请选择对应的xxx。sbit文件进行加载。
　　图5
　　图6
　　鼠标右键点击FPGA芯片图标，选择Program，将目标程序加载至FPGA运行。
　　图7
　　图8
　　程序成功加载后，Console控制台将会打印显示COMMAND〔Program〕executesuccessfully信息。同时可观察到评估底板LED按照一定的时间间隔循环亮灭，说明程序在线加载与运行正常。
　　图9程序固化
　　本小节以ledflash案例为例，演示程序固化方法。
　　双击PangoDesignSuite安装目录下C：pangoPDS2021。1SP7。1bincdtcfg。exe，打开FabricConfiguration界面。
　　图10
　　将评估板上电，鼠标右键点击FabricConfiguration界面空白处，选择ScanDevice选项，通过FPGA下载器扫描并连接FPGA设备。
　　图11
　　连接成功后，将出现FPGA芯片图标，并自动弹出FPGA程序选择窗口，点击Cancel，不加载xxx。sbit文件。
　　图12
　　鼠标右键点击FPGA芯片图标，选择ScanOuterFlash扫描并识别SPIFLASH芯片。
　　图13
　　扫描成功后，将自动弹出文件选择窗口，选择需固化的xxx。sfc文件。
　　图14
　　鼠标右键点击OuterFlash芯片图标，选择Program进行程序固化。
　　图15
　　图16
　　程序固化完成后，Console控制台将会打印显示如下信息。
　　图17
　　将评估板断开FPGA下载器并重新上电，即可观察到评估底板LED按照一定的时间间隔循环亮灭，说明程序固化成功、运行正常。工程导入与程序编译
　　如需导入工程以及重新编译程序，请按如下步骤进行操作。如无需导入工程或重新编译程序，请忽略本章节内容。
　　本小节以ledflash案例为例，演示基于PangoDesignSuite导入、编译FPGA工程的步骤。工程导入请双击桌面PangoDesignSuite图标，打开软件。
　　图18
　　在弹出的界面中点击OpenProject。
　　图19
　　在弹出的界面中选择FPGA案例projectledflashxxx目录下的xxx。pds文件，并点击Open打开。
　　图20
　　弹出如下界面，工程导入完成。
　　图21工程新建、移植
　　本小节主要说明工程新建以及对现有工程进行移植的简要步骤。若无需新建工程或对现有工程进行移植，请跳过本小节内容。双击打开PangoDesignSuite，在弹出的界面中点击NewProject。
　　图22在弹出的界面中，点击Next，跳转到下一个界面。
　　图23输入工程名字，根据实际情况修改文件保存路径，并点击Next。
　　图24在弹出的界面中勾选RTLproject，并点击Next。
　　图25弹出如下AddDesignSourceFiles界面，直接点击Next跳过。
　　图26弹出如下AddExistingIP界面，直接点击Next跳过。
　　图27
　　弹出如下AddConstraints界面，直接点击Next跳过。
　　图28
　　在弹出的工程配置界面中设置FPGA芯片参数。Family：Logos，Device：PGL25G，Package：MBG324，Speed：6，SynthesisTool：ADS，设置完成后，请点击Next。
　　图29
　　在弹出的界面，点击Finish，即可完成工程新建。
　　图30
　　图31
　　在工程界面，右击工程Designs，点击AddSource新建模块文件。
　　图32
　　在弹出如下界面，选择Addorcreatedesignsources，并点击Next。
　　图33
　　在弹出的界面中，点击CreateFile选项，输入新建的模块文件名称，依次点击OK。
　　图34
　　图35
　　在弹出的界面，可直接通过图形界面配置引脚约束。由于本次演示通过新建约束文件进行引脚约束，请直接点击OK跳过。
　　图36
　　完成模块文件新建后，此时将在工程界面右侧出现程序编辑窗口。
　　图37
　　打开案例projectledflashxxxhdlledtest。v文件，将所有代码拷贝至程序编辑界面或自行编写，并点击保存编辑。完成保存后，Console窗口无Errors和Warning则说明程序语法无错误。
　　图38
　　图39
　　在工程界面，右击ConstraintsAddSource进行引脚约束。
　　图40
　　在弹出界面，选择Addorcreateconstraintsources，并点击Next。
　　图41
　　在弹出的界面中，点击CreateFile选项，输入新建引脚约束文件名称，依次点击OK。
　　图42
　　图43
　　引脚约束文件新建完成后，双击打开工程界面的xxx。fdc文件，如下图所示。
　　图44
　　图45
　　在如下界面选项栏中，依次点击DeviceIO，根据工程xxx。v文件在ToolTabs窗口生成引脚约束列表。请根据硬件连接进行引脚选择。
　　图46
　　引脚选择完成后，呈现界面如下图所示。至此，FPGA工程新建完成。
　　图47程序编译双击GenerateBitstream进行FPGA程序编译。
　　图48
　　编程完成后Console窗口将会打印信息：ProcessGenerateBitstreamdone，并在FPGA工程generatebitstream目录下生成xxx。sbit文件。
　　图49
　　图50
　　如需生成用于固化至SPIFLASH的xxx。sfc文件，请按照如下步骤执行。在菜单栏依次点击ToolsConfiguration，进入FabricConfiguration界面，在菜单栏依次点击OperationsConvertFile。
　　图51
　　图52
　　在弹出界面，请按照下图方法配置SPIFLASH信息。FactoryName：WINBOND，DeviceName：W25Q64Q（SPIFLASH芯片型号），BitStramFile：BitStramFile文件（xxx。sbit）路径，OutputFileName：生成xxx。sfc文件保存路径（默认保存在BitStramFile文件同级目录下）。配置完成后，请点击OK保存配置。
　　图53
　　弹出如下界面，请点击OK。即已成功生成用于固化至SPIFLASH的xxx。sfc文件。
　　图54
　　图55